Os motores de busca de Datasheet de Componentes eletrônicos |
|
SM320VC5510A-HIREL Folha de dados(PDF) 7 Page - Texas Instruments |
|
SM320VC5510A-HIREL Folha de dados(HTML) 7 Page - Texas Instruments |
7 / 81 page 7 April 2010 SPRS672 List of Tables Table Page 2−1 ZPH Pin Assignments 12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2−2 Signal Descriptions 14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−1 DARAM Blocks 20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−2 SARAM Blocks 20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−3 Standard On-Chip ROM Contents 21 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−4 SM320VC5510ZPH Boot Configurations 23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−5 System Register (SYSR) Bit Functions 24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−6 DMA Sync Events 25 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−7 I/O Direction Register (IODIR) Bit Functions 27 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−8 I/O Data Register (IODATA) Bit Functions 28 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−9 CPU Registers 29 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−10 Peripheral Bus Controller Configuration Registers 31 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−11 Instruction Cache Registers 31 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−12 External Memory Interface Registers 32 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−13 DMA Configuration Registers 33 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−14 Clock Generator Registers 36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−15 Timer Registers 36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−16 Multichannel Serial Port #0 Registers 37 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−17 Multichannel Serial Port #1 Registers 38 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−18 Multichannel Serial Port #2 Registers 39 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−19 GPIO Registers 40 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−20 Device Revision ID Registers 40 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−21 Interrupt Table 41 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−1 Thermal Resistance Characteristics (Ambient) 48 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−2 Thermal Resistance Characteristics (Case) 48 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−3 CLKIN in Bypass Mode Timing Requirements 50 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−4 CLKOUT in Bypass Mode Switching Characteristics 50 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−5 CLKIN in Lock Mode Timing Requirements 51 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−6 CLKOUT in Lock Mode Switching Characteristics 51 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−7 Asynchronous Memory Cycles Timing Requirements 52 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−8 Asynchronous Memory Cycles Switching Characteristics 52 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−9 Synchronous DRAM Cycle Timing Requirements 55 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−10 Synchronous DRAM Cycle Switching Characteristics 55 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−11 HOLD and HOLDA Timing Requirements 59 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−12 HOLD and HOLDA Switching Characteristics 59 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−13 Reset Timing Requirements 60 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−14 Reset Switching Characteristics 60 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−15 External Interrupt Timing Requirements 61 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−16 XF Switching Characteristics 62 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−17 General-Purpose Input/Output (GPIO) Pins Configured as Inputs Timing Requirements 63 . . . . . . . 5−18 General-Purpose Input/Output (GPIO) Pins Configured as Inputs Switching Characteristics 63 . . . . 5−19 TIN/TOUT Pins Configured as Inputs Timing Requirements 64 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−20 TIN/TOUT Pins Configured as Outputs Switching Characteristics 64 . . . . . . . . . . . . . . . . . . . . . . . . . . |
Nº de peça semelhante - SM320VC5510A-HIREL |
|
Descrição semelhante - SM320VC5510A-HIREL |
|
|
Ligação URL |
Privacy Policy |
ALLDATASHEETPT.COM |
ALLDATASHEET é útil para você? [ DONATE ] |
Sobre Alldatasheet | Publicidade | Contato conosco | Privacy Policy | roca de Link | Lista de Fabricantes All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |